DDR

存储器子系统的关键性能是在云计算和人工默认 (AI)、汽车和移动等宽泛运行中尽或者极速牢靠地为主机(CPU 或 GPU)提供必要的数据或指令。片上系统(SoC) 设计人员可以选用多种类型的存储器技术，每种技术都具备不同的个性和初级性能。单数据速率 (DDR) 同步灵活随机存取存储器 (SDRAM)已成为主系统存储器最干流的存储器技术，由于它经常使用电容器作为存储元件来成功高密度和便捷架构、低提前和高性能、有限存取耐力和低功耗。

选用正确的存储器技术通常是成功最佳系统性能的最关键决策。本文引见了不同的存储器技术，旨在协助 SoC设计人员选用最适宜其运行要求的正确存储器处置方案。

DDR DRAM规范

设计人员不时为他们的 SoC 参与更多内核和性能;但是在坚持低功耗和较小硅尺寸的同时提高性能依然是一个至关关键的指标。DDR SDRAM(简称DRAM)经过在双列直插式存储模块 (DIMM) 或分立式 DRAM 处置方案中提供密集、高性能和低功耗的存储器处置方案，以满足此类存储器要求。JEDEC定义并开发了以下三种 DRAM 规范类别，协助设计人员满足指标运行的功耗、性能和规格要求：

上述三种 DRAM 类别经常使用相反的 DRAM阵列启动存储，以电容器作为基本存储元件。但是，每个类别都提供共同的架构性能，旨在最好地满足指标运行程序的要求。这些性能包含数据速率和数据宽度自定义、主机和DRAM 之间的衔接选项、电气规格、I/O(输入/输入)端接方案、DRAM 电源形态、牢靠性个性等。图 1 展现了 JEDEC 的三类 DRAM 规范。

图 1：JEDEC 定义了三类 DRAM 规范，以满足各种运行的设计要求

规范 DDR

规范 DDR DRAM 在企业主机、数据中心、笔记本电脑、台式机和生产类运行等运行畛域随处可见，可提供高密度和高性能。DDR4是这一类别中最罕用的规范，与其前代产品 DDR3 和 DDR3L(DDR3 的低功耗版本)相比具备多项性能长处：

正在 JEDEC 开发的 DDR5 估量将在 1.1V 的上班电压下将运转数据速率提高到 4800Mbps。DDR5 新增多种架构和 RAS个性，可有效处置这些高速运转，同时尽量缩短因存储器失误造成的系统停机时期。模块上的集成稳压器、更好的刷新方案、旨在提高通道应用率的架构、DRAM 上的外部纠错码(ECC)、用于提高性能的更多存储体组以及更高的容量只是 DDR5 的一小局部关键个性。

移动 DDR

与规范 DDR DRAM 相比，移动 DDR(也称为低功耗 DDR (LPDDR)DRAM)具备一些可以降落功耗的附加性能，而降落功耗正是移动/电池供电运行(如平板电脑、移动电话和汽车系统，以及 SSD 卡)的外围要求。LPDDR DRAM可以比规范 DRAM 运转得更快，以成功高性能并提供低功耗形态，协助提高电源效率和延伸电池寿命。

与规范 DDR DRAM 通道(64 位宽)相比，LPDDR DRAM 通道通常为 16 位或 32 位宽。与规范 DRAM 产品一样，每个延续的LPDDR 规范产品都瞄准了比其前代产品更高的性能和更低的功耗指标，并且任何两个 LPDDR 产品都不会彼此兼容。

LPDDR4 是这个类别中最罕用的规范，在 1.1V 的上班电压下的数据速率最高可达 4267Mbps。LPDDR4 DRAM 通常是双通道设施，允许两个x16(16 位宽)通道。各个通道都是独立的，因此具备自己的公用命令/地址 (C/A) 引脚。双通道架构为系统架构人员提供了灵敏性，同时将 SoC 主机衔接到LPDDR4 DRAM。

LPDDR4X 是 LPDDR4 的一种变体，与 LPDDR4 齐全相反，只是能够经过将 I/O 电压 (VDDQ) 从 1.1 V 降落到 0.6 V来额外降落功耗。LPDD4X 设施也可以成功高达 4267Mbps 的速率。

LPDDR5 是 LPDDR4/4X 的后续产品，估量运转速率高达 6Mbps，并且正在 JEDEC 启动踊跃开发。LPDDR5 DRAM有望提供许多新的低功耗和牢靠性个性，使其成为移动和汽车运行的现实选用。其中一种关键个性就是用于延伸电池寿命的“深度睡眠形式”，有望清楚节俭闲暇条件下的功耗。此外，还有一些新的架构个性使LPDDR5 DRAM 能够以低于 LPDDR4/4X 的上班电压在此类高速条件下无缝运转。

图形 DDR

针对高吞吐量运行(例如显卡和 AI)的两种不同的存储器架构是 GDDR 和 HBM。

GDDR 规范

GDDR DRAM 是专为图形处置器 (GPU) 和减速器设计的。数据密集型系统(如显卡、游戏控制台和高性能计算，包含汽车、AI 和深度学习)是 GDDRDRAM 设施罕用的一些运行。GDDR 规范 (GDDR6/5/5X) 被架设为点对点 (P2P) 规范，能够允许高达 16Gbps 的速率。GDDR5DRAM 不时用作团圆的 DRAM 处置方案，能够允许高达 8Gbps 的速率，经过性能后可在设施初始化时期检测到的 ×32 形式或×16(折叠)形式下运转。

GDDR5X 的指标是每个引脚的传输速率为 10 到 14Gbps，简直是 GDDR5 的两倍。GDDR5X 和 GDDR5 DRAM 的关键区别在于GDDR5X DRAM 领有的预加载为 16N，而不是 8N。与 GDDR5 每个芯片经常使用 170 个引脚相比，GDDR5X 每个芯片经常使用 190个引脚。因此，GDDR5 和 GDDR5X 规范须要不同的 PCB。GDDR6 是最新的 GDDR 规范，允许在 1.35V 的较低上班电压下运转高达16Gbps 的更高数据速率，而 GDDR5 须要 1.5V 能力到达该速率。

HBM/HBM2 规范

HBM 是 GDDR 存储器的代替品，可用于 GPU 和减速器。GDDR 存储器旨在以较窄的通道提供更高的数据速率，进而成功必要的吞吐量，而 HBM存储器经过 8 条独立通道处置这一疑问，其中每条通道都经常使用更宽的数据门路(每通道 128 位)，并以 2Gbps 左右的较低速度运转。因此，HBM存储器能够以更低的功耗提供高吞吐量，而规格上比 GDDR 存储器更小。HBM2 是目前该类别中最罕用的规范，允许高达 2.4Gbps 的数据速率。

HBM2 DRAM 最多可叠加 8 个 DRAM 晶圆(包含一个可选的底层晶圆)，可提供较小的硅片尺寸。晶圆经过 TSV和微凸块相互衔接。通常可用的密度包含每个 HBM2 封装 4 或 8GB。

除了允许更多的通道外，HBM2 还提供了一些架构更改，以提高性能并缩小总线拥塞。例如，HBM2 具备“伪通道”形式，该形式将每个 128 位通道分红两个64 位的半独立子通道。它们共享通道的行和列命令总线，却独自口头命令。参与通道数量可以经过防止限度性时序参数(例如tFAW)以在每单位时期激活更多存储体，从而参与全体有效带宽。规范中允许的其余性能包含可选的 ECC 允许，可为每 128 位数据启用 16个失误检测位。

估量 HBM3 将在几年内上市，并提供更高的密度、更大的带宽 (512GB/s)、更低的电压和更低的老本。表 1 显示了 GDDR6 和 HBM2DRAM 的初级别比拟结果：

表格 1：GDDR6 和 HBM2 为系统架构人员带来共同的长处

AMD以为GDDR5不可跟上GPU性能的增长速度，同时，GDDR5不时回升的功耗或者很快就会大到阻止图形性能的增长。相比之下，GDDR5须要更多的芯片和电路电压能力到达高带宽。

NAND、DRAM和Optics等技术将受益于片上集成技术，而且在技术上并不兼容。HBM是一种低功耗、超宽带通讯通道的新型存储芯片。它经常使用垂直重叠的存储芯片，经过被称为“硅透”(TSV)的线相互衔接，HBM打破了现有的性能限度。

此外，HBM相比GDDR5，缩小了通讯老本，单位带宽能耗更低，制造工艺更高，所以极大缩小晶元空间。

总结

为了提供具备独个性能和长处的各种 DRAM 技术，JEDEC 为 DDR 定义并制订了三大类规范：规范 DDR、移动 DDR 和图形 DDR。规范 DDR面向主机、数据中心、网络、笔记本电脑、台式机和生产类运行，允许更大的通道宽度、更高的密度和不同的外形尺寸。移动 DDR 或 LPDDR面向十分器重规格和功耗的移动和汽车运行，提供更窄的通道宽度和几种低功耗 DRAM 形态。图形 DDR 面向须要极高吞吐量的数据密集型运行。JEDEC 已将GDDR 和 HBM 定义为两种图形 DDR 规范。SoC 设计人员可以在各种存储器处置方案或规范中筛选，以满足其指标运行的需求。选定的存储器处置方案会影响其SoC 的性能、功耗和规格要求。